This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11)Publication number:

11-195702

(43) Date of publication of application: 21.07.1999

(51)Int.CI.

H01L 21/76 H01L 27/08

(21)Application number: 09-367521

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.12.1997

(72)Inventor:


INOHARA MASAHIRO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an element isolation structure for reducing the width of an element isolation region for separating a well area, and reducing the junction capacitance of an impurity diffused

SOLUTION: An element isolation area (STI) is formed so as to make the depth from a semiconductor substrate surface be different, corresponding to the width of the element isolation area of this semiconductor device. The width of the element isolation region 9 for isolating the well region is reduced and the junction capacitance of the impurity diffusion region is reduced. The semiconductor device is provided with a semiconductor substrate 8, the element isolation region (STI) composed of plural grooves 9, 10 and 11 where insulators are embedded, and a well region (N well) 12. Two or more kinds of the grooves of different depth from the semiconductor substrate surface area present, the width of the deep groove 9 is wider than those of the shallow grooves 10 and 11, and the depths from the semiconductor substrate of the well region 12 is deeper than any of the plural grooves 9-11.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-195702

(43)公開日 平成11年(1999)7月21日

(51) Int.Cl.*

HO1L 21/76

識別記号

FI

H01L 21/76

27/08 331 27/08 331A

審査請求 未請求 請求項の数11 FD (全 11 頁)

(21)出願番号

特願平9-367521

(22)出雇日

平成9年(1997)12月29日

(71) 出額人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 猪原 正弘

神奈川県横浜市磯子区新杉田町8 株式会


社束芝横浜事業所内

(74)代理人 弁理士 竹村 壽

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 ウエル領域の分離を行う素子分離領域の幅を 縮小し、不純物拡散領域の接合容量を低減した素子分離 構造を備えた半導体装置及びその製造方法を提供する。 【解決手段】 半導体装置の素子分離領域の幅に応じ て、その半導体基板表面からの深さが異なるように素子 分離領域 (STI) を形成する。ウエル領域の分離を行 う素子分離領域9の幅の縮小と不純物拡散領域の接合容 置の低減ができる。半導体装置は半導体基板8と、絶縁 体が埋め込まれた複数の溝9、1.0、11からなる素子 分離領域(STI)と、ウエル領域(Nウエル)12と を備え、半導体基板表面からの深さの異なる溝が2種類 以上存在し、深い溝9は浅い溝10、11より幅が広 く、かつ前記ウエル領域の半導体基板からの深さは前記 複数の溝のいずれよりも深い構造になっている。



【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板に形成された複数の素子分離領域と、 前記半導体基板に形成されたウエル領域とを備え、

前記半導体基板表面からの深さが実質的に異なる素子分 離領域が2種類以上存在し、深い素子分離領域は浅い素 子分離領域より幅が広く、かつ、前記ウエル領域の半導 体基板からの深さは、これらの素子分離領域よりも深い ことを特徴とする半導体装置。

【請求項2】 前記索子分離領域は、前記半導体基板に 10 形成された溝が絶縁体で埋め込まれてなるものであると とを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記深い素子分離領域は、前記ウエル領 域の境界に形成されていることを特徴とする請求項1又 は請求項2 に記載の半導体装置。

【請求項4】 半導体基板と、

前記半導体基板に形成され、前記半導体基板表面からの 深さが2種類以上存在する絶縁体が埋め込まれた複数の 溝と、

前記半導体基板に形成されたウエル領域とを備え、 前記ウエル領域の前記半導体基板表面からの深さが前記 複数の溝のいずれよりも深いことを特徴とする半導体装

【請求項5】 前記半導体基板に形成された前記絶縁体 が埋め込まれた溝の幅と深さの比率が、前記絶縁体が埋 め込まれた溝の深さに依存せず一定であることを特徴と する請求項4に記載の半導体装置。

【請求項6】 前記複数の溝の内、前記半導体基板表面 からの深さが最も深い溝は、前記ウエル領域の境界に形 成されていることを特徴とする請求項4又は請求項5に 30 記載の半導体装置。

【請求項7】 半導体基板上に第1の膜を堆積させる工 程と、

前記第1の膜と前記半導体基板に第1のエッチングを施 し、前記半導体基板の所定の位置に2種類以上の幅を有 し、半導体基板表面からの深さが実質的に等しい複数の 溝を形成する工程と.

前記第1のエッチングの後に前記半導体基板及び前記第 1の膜上に第2の膜を堆積させる工程と、

前記第2の膜に等方性エッチングを施し、前記複数の溝 のうち少なくとも最も幅の狭い溝には前記第2の膜を残 す一方、少なくとも最も幅の広い溝では溝中の前記第2 の膜を除去する工程と、

前記第1の膜及び少なくとも前記最も幅の狭い溝の中に 残存した第2の膜をマスクとして、前記半導体基板に第 2のエッチングを施し、少なくとも前記最も幅の狭い溝 以外の溝の半導体基板表面からの深さをさらに深くする 工程と、

前記第2のエッチングの後少なくとも前記最も幅の広い 溝の中に第3の膜を堆積させる工程とを備えたことを特 50 境界のSTI3の方が同一ウエル (基板) 内のSTI

徴とする半導体装置の製造方法。

【請求項8】 前記第2の膜の膜厚は、前記半導体基板 に形成される前記最も幅の狭い溝の幅の1/2倍から2 倍であることを特徴とする請求項7に記載のの半導体装 置の製造方法。

【請求項9】 前記第1の膜及び前記第2の膜は、前記 第2のエッチングに対して前記半導体基板よりもエッチ ングレートが小さいことを特徴とする請求項7又は請求 項8 に記載の半導体装置の製造方法。

【請求項10】 前記第3の膜は、絶縁体であることを 特徴とする請求項7乃至請求項9のいずれかに記載の半 導体装置の製造方法。

【請求項11】 前記第3の膜を堆積させる工程の前に 前記第2の膜を除去することを特徴とする請求項7乃至 請求項10のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の素子 分離構造とその製造方法に関するものである。

20

【従来の技術】従来、半導体装置の素子領域間に形成さ れた素子分離領域を絶縁体が充填された溝(以下、ST I (Shallow Trench Isolation)という) で構成する場合 において、半導体基板に形成された全てのSTIは、同 じ深さに形成されている(図23参照)。図23は、従 来の素子分離領域が形成されたシリコンなどの半導体基 板の断面図である。P型シリコン半導体基板8には、そ の主面に Nウエル7 が形成されている。 素子分離領域 は、Nウエル7の境界領域にSTI3、Nウエル7内に STI4及び半導体基板8側にSTI5がそれぞれ形成 されている。また、Nウエル7にはP型不純物拡散領域 1が形成され、半導体基板8側にはN型不純物拡散領域 2が形成されている。

【0003】Nウエル7内のSTI4に隣接するP型不 純物拡散領域1間のパンチスルー耐圧、半導体基板8側 のSTI5に隣接するN型不純物拡散領域2間のパンチ スルー耐圧及びウエル境界のSTI3に隣接するP型及 びN型不純物拡散領域1、2間のパンチスルー耐圧をす べて同じに設定した場合、各STIの底部付近で必要と なる不純物浪度と、STI幅の関係は図24の特性図に 示すようになる。図24の縦軸は、パンチスルーを抑え るのに必要なSTI底部付近の不純物濃度を示し、横軸 は、STI幅を示している。直線Aは、前配不純物濃度 とSTI幅とに依存するウエル境界のSTIに隣接する 不純物拡散領域間のパンチスルー耐圧を表わし、直線B は、前記不純物濃度とSTI幅とに依存する同一ウェル (基板) 内のSTIに隣接する不純物拡散領域間のパン チスルー耐圧を表わしている。

【0004】同じSTI幅で比較した場合には、ウェル

10

20

4、5よりも髙濃度の不純物を必要とする。ウエル境界 のSTI3の幅を同一ウェル (基板) 内のSTI4、5 幅より広げて、図24中のWcrtにすることにより、 同一濃度で同じパンチスルー耐圧を実現することは可能 である。♥crtは、同一ウエル(基板)内のSTIで パンチスルーを抑えるのに必要となる不純物濃度と同じ 不純物濃度でウエル境界のSTIに隣接する不純物拡散 領域間のパンチスルー耐圧を保たせる場合に必要となる ウエル境界のSTI幅を表わす。しかし、この場合は、 半導体装置の微細化を阻害するという問題が発生する。 また、ウエル境界のSTI3の幅が図2中のWcrtよ りも狭い場合には、各STI3、4、5の底部付近の濃 度が、ウエル境界のSTI3の幅に律側し、同一ウエル (基板)内のSTI4、5において必要とする以上に不 純物濃度が高くなる。

[0005]

【発明が解決しようとする課題】以上のように、STI 底部の濃度が高くなるとウエル全体の濃度が高くなり、 不純物拡散領域とウエル境界のPN接合容量が大きくな り、半導体装置の性能が劣化するという問題が生じる。 STI底部に不純物プロファイルのピーク位置がくるよ うにした場合のようすを図25に示す。図25の縦軸 は、半導体基板内の不純物濃度を示し、横軸は、半導体 基板表面からの深さを示している。曲線Cは、不純物拡 散領域の不純物プロファイル、曲線Dは、ウエル境界の STIが必要とする不純物プロファイル(STI幅<< Wcrtの場合)、曲線Eは、ウエル境界のSTIが必 要とする不純物プロファイル (STI幅=Wcrtの場 合)、曲線Fは、同一ウエル(基板)内のSTIが必要 とする不純物プロファイルをそれぞれ表わしている。と のように、ウエル境界のSTI幅を前記Wcrtより小 さくしようとすると、とのSTI底部の不純物濃度を必 要以上に濃くしなければならなくなる。本発明は、この ような事情によりなされたものであり、ウェル領域の分 離を行う素子分離領域の幅を縮小し、不純物拡散領域の 接合容量を低減する素子分離構造を備えた半導体装置及 びその製造方法を提供する。

[0006]

【課題を解決するための手段】本発明は、半導体装置の 素子分離領域の幅に応じて、その半導体基板表面からの 40 深さが異なるように素子分離領域を形成することを特徴 としている。このように構成することにより、ウェル領 域の分離を行う素子分離領域の幅の縮小と不純物拡散領 域の接合容量の低減を図ることができる。即ち、本発明 の半導体装置は、半導体基板と、前記半導体基板に形成 された複数の素子分離領域と、前記半導体基板に形成さ れたウエル領域とを備え、前記半導体基板表面からの深 さが実質的に異なる素子分離領域が2種類以上存在し、 深い素子分離領域は浅い素子分離領域より幅が広く、か つ、前記ウエル領域の半導体基板からの深さは、これら

の素子分離領域よりも深いことを第1の特徴としてい る。前記素子分離領域は、前記半導体基板に形成された 溝が絶縁体で埋め込まれていても良い。前記深い素子分 離領域は、前記ウエル領域の境界に形成されていても良 い。また、本発明の半導体装置は、半導体基板と、前記 半導体基板に形成され、前記半導体基板表面からの深さ が2種類以上存在する絶縁体が埋め込まれた複数の溝 と、前記半導体基板に形成されたウエル領域とを備え、 前記ウエル領域の前記半導体基板表面からの深さが前記 複数の溝のいずれよりも深いことを第2の特徴としてい

【0007】前記半導体基板に形成された前記絶縁体が 埋め込まれた溝の幅と深さの比率が、前記絶縁体が埋め 込まれた溝の深さに依存せず一定であるようにしても良 い。前記複数の溝の内、前記半導体基板表面からの深さ が最も深い溝は、前記ウエル領域の境界に形成されてい るようにしても良い。本発明の半導体装置の製造方法 は、半導体基板上に第1の膜を堆積させる工程と、前記 第1の膜と前記半導体基板に第1のエッチングを施し、 前記半導体基板の所定の位置に2種類以上の幅を有し、 半導体基板表面からの深さが実質的に等しい複数の溝を 形成する工程と、前記第1のエッチングの後に前記半導 体基板及び前記第1の膜上に第2の膜を堆積させる工程 と、前記第2の膜に等方性エッチングを施し、前記複数 の溝のうち少なくとも最も幅の狭い溝には前記第2の膜 を残す一方、少なくとも最も幅の広い溝では溝中の前記 第2の膜を除去する工程と、前記第1の膜及び少なくと も前記最も幅の狭い溝の中に残存した第2の膜をマスク として、前記半導体基板に第2のエッチングを施し、少 30 なくとも前記最も幅の狭い溝以外の溝の半導体基板表面 からの深さをさらに深くする工程と、前記第2のエッチ ングの後少なくとも前記最も幅の広い溝の中に第3の膜 を堆積させる工程とを備えたことを特徴としている。前 記第2の膜の膜厚は、前記半導体基板に形成される前記 最も幅の狭い溝の幅の1/2倍から2倍であるようにし ても良い。前記第1の膜及び前記第2の膜は、前記第2 のエッチングに対して前記半導体基板よりもエッチング レートを小さくしても良い。前記第3の膜は、絶縁体で あっても良い。前記第3の膜を堆積させる工程の前に前 記第2の膜を除去するようにしても良い。

[0008]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。まず、図1万至図3を参照して第1 の実施例を説明する。図1は、素子分離領域が形成され たシリコンなどの半導体基板の断面図、図2は、パンチ スルー耐圧のSTIの底部付近で必要となる不純物濃度 とST1幅との依存性を示す特性図、図3は、ST1底 部に不純物プロファイルのピーク位置がくるようにした 場合の半導体基板の不純物プロファイル図である。図1 50 において、半導体基板8には、基板表面に接するよう

6

に、幅が0.25μm、深さが0.4μmのSiO.などの絶縁体が埋め込まれた溝(STI)10、11と、幅が0.50μmで深さが1.2μmのSiO.などの絶縁体が埋め込まれた溝(STI)9が形成されている。半導体基板8には、P型不純物拡散領域1とN型不純物拡散領域2が、基板表面からの深さ0.1μmの深さまで形成されている。半導体基板8内の一部には、N型不純物拡散領域(Nウエル)12が、0.1μmの深さから2.0μmの深さまで形成されている。また、N型不純物拡散領域12の端は必ず絶縁体が埋め込まれた 10溝(STI)9の下部になるように構成されている。

溝(STI)9の下部になるように構成されている。 【0009】絶縁体が埋め込まれた溝(STI)9、1 0、11は、半導体装置の素子分離領域として機能す る。P型不純物拡散領域1とN型不純物拡散領域2は、 半導体装置中のMOSトランジスタの拡散領域として機 能し、N型不純物拡散領域12は、半導体装置のウエル として機能する。このように、ウエル境界のSTI9の 深さを、同一ウエル内のSTI10、11よりも深くす ることにより、従来技術で作成した構造よりも、ウエル 境界13とP型不純物拡散領域1間の距離、ウエル境界 20 13とN型不純物拡散領域2間の距離を長くすることが できる。従って、下部にウエル境界13を有するSTI 9の底部における不純物濃度を、従来技術で作成した構 造よりも低くすることができる。この関係を図2に示 す。図2の縦軸は、パンチスルーを抑えるのに必要なら TI底部付近の不純物濃度を示し、横軸は、STI幅を 示している。直線Aは、従来構造の前記不純物濃度とS TI幅とに依存するウエル境界のSTI(図23のST 13) に隣接する不純物拡散領域間のパンチスルー耐圧 を表し、直線Bは、前記不純物濃度とSTI幅とに依存 .30 する同一ウエル (基板) 内のSTI (図23のSTI 4、5、図1の10、11) に隣接する不純物拡散領域 間のパンチスルー耐圧を表し、直線Gは、本発明の前記 不純物浪度とSTI幅とに依存するウエル境界のSTI (図1の9) に隣接する不純物拡散領域間のパンチスル ー耐圧を表している。STI幅が同じ場合、同じパンチ スルー耐圧を実現するウエル境界のSTI底辺付近の不 純物濃度は従来のSTI3より本発明のSTI9の方が 低くなっている。

【0010】図2に示すように、同じSTI幅の場合、ウエル境界のSTI9の濃度は、同一ウエル(基板)内のSTI10、11の濃度よりも高くなっているが、ウエルの不純物プロファイルに依存してこの関係が逆転しても構わない。ウエル境界のSTI9の深さが従来より深くなったので、図3に示すように、P型不純物拡散領域1及びN型不純物拡散領域2の底部のウエル濃度が低くなり、これら拡散領域のPN接合容量を小さくすることができる。図3の縦軸は、半導体基板内の不純物濃度を示し、横軸は、半導体基板表面からの深さを示している。曲線Cは、不純物拡散領域の不純物プロファイル、

曲線Dは、従来構造のウェル境界のSTI3が必要とする不純物プロファイル(図25のSTI幅<<Wcrt の場合)、曲線Fは、同一ウェル(基板)内のSTI10、11が必要とする不純物プロファイル、曲線Hは、本発明のウェル境界のSTI9(図3)が必要とする不純物プロファイルをそれぞれ表わしている。以上の結果より、本発明の構造では半導体装置の微細化と高性能化を両立できる。なおこの実施例では、P型の半導体基板に半導体装置を形成する場合について記述されているが、本発明は、N型の半導体基板を利用して半導体装置を形成した場合も同様の効果を得られる。

【0011】以上、実施例に示すようにウエル領域の分 離を行う素子分離領域の幅を縮小し、不純物拡散領域の 接合容量を低減する素子分離構造を得ることができる。 次に、図4を参照して第2の実施例を説明する。図4 は、素子分離領域が形成された、例えば、P型シリコン 半導体基板の断面図である。半導体基板8には、基板表 面に接するように、幅が0.25μmで深さが0.4μ mであるNウエル15に形成されたSTI10と、幅と 深さがST I 1 0 と同じである半導体基板 8 側に形成さ れたSTI11と、幅が0.50μmで深さが0.8μ mであるウエル境界に形成されたST I 14 が形成され ている。この実施例では、STI10、11、14の幅 と深さの比率が互いに同一であり、絶縁膜の埋め込み性 能を最大限に有効利用することができる。半導体基板8 には、P型不純物拡散領域1とN型不純物拡散領域2 が、基板表面から深さ0. 1μmの深さまで形成されて いる。P型シリコン基板8内の一部には、N型不純物拡 散領域(Nウエル) 15が、0. 1 µmの深さから1. 5μmの深さまで形成されている。 これは、第1の実施 例と同じ構造、同じ深さである。以上の実施例でも第1 の実施例と同様にウエル領域の分離を行う素子分離領域 の幅を縮小し、不純物拡散領域の接合容量を低減する素 子分離構造を得ることができる。

【0012】次に、図5乃至図11を参照して第3の実 施例を説明する。この実施例では、半導体装置の製造方 法を説明する。図は、いずれも半導体装置の製造工程断 面図である。P型シリコンなどの半導体基板16上にC VD法や熱窒化法を用いてシリコン窒化膜17を0.1 μm程度堆積させる。その後、フォトレジスト(図示せ ず)を塗布しリソグラフィー工程でパターニングを行 い、その後、パターニングされたフォトレジストをマス ク材にしてシリコン窒化膜 17とシリコン基板 16をR IE (Reactive Ion Etching)法により0. 40μm程度 エッチングを行って、半導体基板16に深さ.0. 40μ mの溝18を形成する。溝18は、幅の狭い溝18aと 広い溝18bから構成されている。溝18の最小幅(幅 の狭い溝18aの溝幅)を0.25μmとする。その 後、エッチングマスクとして用いたフォトレジストをO 50 , プラズマにより除去する(図5)。

【0013】次いで、半導体基板16及びシリコン窒化 膜17上に0.15 µm厚の第1のシリコン酸化膜19 をCVD (Chemical Vapour Deposition)法で堆積させる (図6)。 ととで、このような第1のシリコン酸化膜1 9の膜厚は、幅の狭い溝18aを完全に埋め込んで、次 の等方エッチングの際にも幅の狭い溝18a内に第1の シリコン酸化膜を残存させる観点から、幅の狭い溝18 aの1/2以上に設定される。一方、第1のシリコン酸 化膜19の膜厚の上限については、幅の広い溝18bを 考慮した上で、幅の広い溝18 b が完全に埋め込まれな 10 い範囲に設定されるが、幅の広い溝が余りに広いと半導 体装置の微細化が阻害されてしまうので、少なくとも幅 の狭い溝18aの幅の2倍を越えても完全には埋め込ま れないような溝が形成されることは好ましくない。 【0014】次に、シリコン酸化膜19に対してCDE

などの等方エッチングを行ってシリコン酸化膜19を 0. 15 m 程度除去する。 溝18の内、幅の狭い溝1 8 a の幅は、ここでは例えば、0.25μmであるため シリコン酸化膜19により完全に埋め込まれているが、 幅の広い溝18bの幅は0.50 umであるためシリコ 20 ン酸化膜19によって完全に埋め込まれていない。この ような形状の違いから、シリコン酸化膜19を約0.1 5 μ m程度等方エッチングすると幅の狭い溝 1 8 a の中 にはシリコン酸化膜19が埋め込まれた儘であるが、幅 の広い溝18bの中のシリコン酸化膜19はエッチング 除去される(図7)。その後、シリコン窒化膜17と溝 に埋め込まれたシリコン酸化膜19をマスク材にして半 導体基板16をRIE(Reactive Ion Etching)により 0. 4μm程度異方性エッチングして、幅の広い溝18 bの基板表面からの深さを0.8μmにする(図8)。 次に、幅の狭い溝18aに埋め込まれているシリコン酸 化膜19をNH、Fでエッチング除去し、溝幅によって 深さの異なる溝18を形成する。この実施例の場合、溝 の幅が最小寸法である0.25μmである溝の深さが最 も浅くなる(図9)。

【0015】次に、半導体基板16上に第2のシリコン 酸化膜23をCVD法により0.8μm程度堆積させ る。このシリコン酸化膜23に対し、シリコン窒化膜1 7をストッパーとしてCMP (Chemical Mechanical Pol ishing) 法などのポリッシングを施し、シリコン酸化膜 40 23の平坦化を行う。そして、シリコン窒化膜17上の シリコン酸化膜23を除去し、素子分離領域(STI) 18a、18b、18cを形成する(図10)。次に、 シリコン窒化膜17をCDE法やH, PO。 でエッチン グ除去した後、一般的な半導体装置の製造方法を用い て、半導体装置のNウエル24とN型不純物拡散領域2 5とP型不純物拡散領域26を形成する(図11)。シ リコン窒化膜17やシリコン酸化膜19は、半導体基板 の異方性エッチングのマスク材となる特性を有する他の

方法で半導体装置を形成することにより、第1の実施例 と同様の効果を有する半導体装置を製造することができ る。この実施例では、P型シリコン基板上に半導体装置 を形成する場合について述べたが、N型シリコン基板上 に本発明の半導体装置を形成した場合にも同様の効果を 得られる。

【0016】次に、図12及び図13を参照して第4の 実施例を説明する。この実施例では、半導体装置の製造 方法を説明する。図12及び図13は、半導体装置の製 造工程断面図である。半導体基板 16の表面にシリコン 窒化膜17を形成してから幅の広い溝18b中のシリコ ン酸化膜19をエッチング除去し深くするまでの工程 は、前記第3の実施例と同じ(図5乃至図8)であるの で、この部分の説明を省略する。幅の広い溝18b中の シリコン酸化膜19をエッチング除去し溝の深さを深く する工程の後に幅の狭い溝18 a に埋め込まれている第 1のシリコン酸化膜10を残存させたまま第2のシリコ ン酸化膜23をCVD法により0.8 μm程度堆積し、 CMP法などを用いてこのシリコン酸化膜23をポリッ シングしてとのシリコン酸化膜23の平坦化を行う。そ して、シリコン窒化膜17上のシリコン酸化膜23を除 去し、素子分離領域 (STI) 18a、18b、18c を形成する(図12)。次に、シリコン窒化膜17をC DE法やH、PO、などによりエッチング除去した後、 一般的な半導体装置の製造方法を用いて、半導体基板1 6にNウエル24とN型不純物拡散領域25とP型不純 物拡散領域26(Nウエル中)とを形成する(図1 3)。この実施例の製造方法で半導体装置を形成すると とにより、第1の実施例と同様の効果を有する半導体装 置を製造することができる。また、第3の実施例と異な り、マスク材として用いたシリコン酸化膜をそのまま溝 に埋め込む絶縁膜として用いるので工程が簡略化され

【0017】次に、図14を参照して第5の実施例を説 明する。この実施例では、半導体装置の製造方法を説明 する。図14は、半導体装置の製造工程断面図である。 半導体基板16の表面にシリコン窒化膜17を形成して から幅の狭い溝18a中のシリコン酸化膜19をエッチ ング除去するまでの工程は、前記第3の実施例と同じ (図5乃至図9) であるのでとの部分の説明を省略す る。幅の狭い溝18a中のシリコン酸化膜19をエッチ ング除去したシリコン窒化膜17をCDE法やH、PO ■ でエッチング除去する。その後、半導体基板16上に シリコン酸化膜23をCVD法で0.8μm程度堆積さ せる。そして、CMP法などを用いてシリコン酸化膜2 3をポリッシングしてこのシリコン酸化膜23を平坦化 し、半導体基板16上のシリコン酸化膜23を除去し、 満18a、18bにシリコン酸化膜23を埋め込んで素 子分離領域 (STI) 18a、18b、18cを形成す 材料で置き換えて用いることもできる。本実施例の製造 50 る。その後、一般的な半導体装置の製造方法を用いて、

20

半導体装置のNウエル24を形成し、N型不純物拡散領 域25を基板側に形成し、P型不純物拡散領域26をN ウエル24 に形成する。この実施例の製造方法で半導体 装置を形成することにより、第1の実施例と同様の効果

を有する半導体装置を製造することができる。

【0018】次に、図15乃至図19を参照して第6の 実施例を説明する。この実施例では3種類の深さの溝を 有する半導体装置の製造方法を説明する。図15乃至図 19は、半導体装置の製造工程断面図である。P型シリ コンなどの半導体基板 16上に CVD法や熱窒化法を用 10 いてシリコン窒化膜17を0. 1μm程度堆積させる。 その後、フォトレジスト (図示せず)を塗布しリソグラ フィー工程でパターニングを行い、その後、パターニン グされたフォトレジストをマスク材にしてシリコン窒化 膜17とシリコン基板16をRIE法により程度エッチ ングを行って、半導体基板16に溝18を形成する。溝 18は、幅の狭い溝18aと広い溝18bと中間幅の溝 18 cとから構成されている。その後、エッチングマス クとして用いたフォトレジストをO, プラズマにより除 去する(図15(a))。

【0019】その後、半導体基板16及びシリコン窒化 膜17上に第1のシリコン酸化膜19をCVD法で堆積 させる(図15(b))。次に、シリコン酸化膜19に 対してCDEなどの等方エッチングを行ってシリコン酸 化膜19をとのシリコン酸化膜19の厚さ程度除去す る。溝18の内、幅の狭い溝18aはシリコン酸化膜1 9により完全に埋め込まれているが、幅の広い溝18b 及び中間幅の溝18cは、シリコン酸化膜19によって 完全に埋め込まれていない。このような形状の違いか ら、シリコン酸化膜19を等方エッチングすると幅の狭 30 い溝18aの中にはシリコン酸化膜19が埋め込まれた 儘であるが、幅の広い溝18b及び中間幅の溝18cの 中のシリコン酸化膜19はエッチング除去される(図1 6 (a))。その後、シリコン窒化膜17と溝に埋め込 まれたシリコン酸化膜19をマスク材にして半導体基板 16をRIEにより異方性エッチングして、幅の広い溝 18 b及び中間幅の溝18 cの基板表面からの深さを幅 の狭い溝18aより深くする(図16(b))。

【0020】さらに、半導体基板16、幅の狭い溝18 a に埋め込まれたシリコン酸化膜 19及びシリコン窒化 40 膜17の上に第1のシリコン酸化膜より厚い第3のシリ コン酸化膜20をCVD法で堆積させる(図17 (a))。次に、シリコン酸化膜20に対してCDEな どの等方エッチングを行ってシリコン酸化膜20をこの シリコン酸化膜20の厚さ程度除去する。溝18の内、 中間幅の溝18cはシリコン酸化膜20により完全に埋 め込まれているが、幅の広い溝18bは、シリコン酸化 膜20によって完全に埋め込まれていない。このような 形状の違いから、シリコン酸化膜20を等方エッチング すると中間幅の溝18cの中にはシリコン酸化膜20が 50 埋め込まれた儘であるが、幅の広い溝18 bの中のシリ コン酸化膜20はエッチング除去される(図17

10

(b))。その後、シリコン窒化膜17と溝18a、1 8 c に埋め込まれたシリコン酸化膜19、20をマスク 材にして半導体基板16をRIEにより異方性エッチン グして、幅の広い溝18bの基板表面からの深さをさら に深くする(図18(a))。次に、幅の狭い溝18a 及び中間幅の溝18 c に埋め込まれているシリコン酸化 膜19、20をNH、Fでエッチング除去し、溝幅によ って深さの異なる溝18を形成する(図18(b))。 【0021】次に、半導体基板16上に第4のシリコン 酸化膜21をCVD法により0.8μm程度堆積させ る。とのシリコン酸化膜21に対し、シリコン窒化膜1 7をストッパーとしてCMP法などのポリッシングを施 し、シリコン酸化膜21の平坦化と、シリコン窒化膜1 7上のシリコン酸化膜23の除去を行い、素子分離領域 (STI) 18a、18b、18cを形成する(図19 (a))。次に、シリコン窒化膜17をCDE法やH, PO。でエッチング除去した後、一般的な半導体装置の 製造方法を用いて、半導体装置のNウエル24とN型不 純物拡散領域25とP型不純物拡散領域26を形成する (図19(b))。シリコン窒化膜17やシリコン酸化 膜19、20は、半導体基板の異方性エッチングのマス ク材となる特性を有する他の材料で置き換えて用いると ともできる。また、本実施例の製造方法で半導体装置を 形成することにより、第1の実施例と同様の効果を有す る半導体装置を製造することができる。この実施例で は、P型シリコン基板上に半導体装置を形成する場合に ついて述べたが、N型シリコン基板上に本発明の半導体 装置を形成した場合にも同様の効果を得られる。

【0022】次に、図20及び図21を参照して第7の 実施例を説明する。この実施例ではMOSトランジスタ を素子領域に形成した半導体装置を説明する。ことでは 図1に示した半導体基板にトランジスタを搭載する。図 20は、半導体装置の断面図、図21は、半導体装置の 平面図である。図20は、図21のA-A′線に沿う部 分の断面図である。図において、半導体基板8には、基 板表面に接するように幅が0.25 μm、深さが0.4 μmのシリコン酸化膜などの絶縁体が埋め込まれた溝 (STI) 10、11と、幅が0.50µmで深さが 0. 8 μ m のシリコン酸化膜などの絶縁体が埋め込まれ た溝(STI)9が形成されている。半導体基板8に は、P型不純物拡散領域29とN型不純物拡散領域30 が、基板表面からの深さ0. 1μmの深さまで形成され ている。半導体基板8内の一部には、Nウエル12が、 0.1μ mの深さから2. 0μ mの深さまで形成されて いる。また、Nウエル12の端は必ず絶縁体が埋め込ま れた溝(STI)9の下部になるように構成されてい

【0023】絶縁体が埋め込まれた溝 (STI) 9、1

0、11は、半導体装置の素子分離領域として機能す る。Nウエル12にはPチャネルMOSトランジスタT rlが形成され、基板側にはNチャネルMOSトランジ スタTr2が形成されている。P型不純物拡散領域29 とN型不純物拡散領域30は、半導体装置中のMOSト ランジスタのソース/ドレイン領域として機能する。す なわち、PチャネルMOSトランジスタTrlは、ソー ス/ドレイン領域29、ゲート酸化膜27及びポリシリ コンなどのゲート電極28を備えている。また、Nチャ ネルMOSトランジスタTr2は、ソース/ドレイン領 10 域30、ゲート酸化膜27及びポリシリコンなどのゲー ト電極28を備えている。このように、ウェル境界のS TI9の深さを、同一ウェル(基板)内のSTI10、 11よりも深くすることにより、従来構造よりも、ウエ ル境界13とP型不純物拡散領域29間の距離、ウエル 境界13とN型不純物拡散領域30間の距離を長くする **Cとができる。従って、下部にウェル境界13を有する** STI9の底部における不純物濃度を、従来構造よりも 低くすることができる。

【0024】次に、図22を参照して第8の実施例を説 20 明する。この実施例ではバイボーラトランジスタを素子 領域に形成した半導体装置を説明する。 ここでは図1に 示した半導体基板を基礎にしてトランジスタが形成され ている。図22は、半導体装置の断面図である。図にお いて、半導体基板8には、基板表面に接するように幅が $0.25 \mu m$ 、深さが $0.4 \mu m$ のシリコン酸化膜など の絶縁体が埋め込まれた溝(ST!)10と、幅が0. $50 \mu m$ で深さが $0.8 \mu m$ のシリコン酸化膜などの絶 縁体が埋め込まれた溝(STI)9が形成されている。 半導体基板8にはP型不純物拡散領域31とN型不純物 30 拡散領域32が形成されている。また、半導体基板8内 の一部にはNウエル12が形成されている。また、Nウ エル12の端は必ず絶縁体が埋め込まれた溝(STI) 9の下部になるように構成されている。 絶縁体が埋め込 まれた溝(STI)9、10は、半導体装置の素子分離 領域として機能する。パイポーラトランジスタは、Nウ エル12に形成されている。P型不純物拡散領域31と N型不純物拡散領域32は、半導体装置中のバイポーラ トランジスタのベース領域及びエミッタ領域として機能 する。すなわち、バイポーラトランジスタは、ベース領 域31、エミッタ領域32、ベース電極B、エミッタ電 極E、コレクタ電極Cを備えている。このように、ウェ ル境界のSTI9の深さを、同一ウエル内のSTI10 よりも深くすることにより、従来構造よりも、ウェル境 界とP型不純物拡散領域間の距離を長くすることができ る。従って、下部にウエル境界を有するSTI9の底部 における不純物濃度を、従来構造よりも低くすることが できる。

[0025]

【発明の効果】本発明は、以上の構成により、ウエル分 50

12

離を行う素子分離の幅の縮小と拡散層接合容量の低減を 両立できる。また、素子分離溝の幅と深さの関係が一定 の場合、索子分離領域に埋め込む材料の埋め込み性能を 最大限に利用できる。

【図面の簡単な説明】

【図1】本発明の半導体装置における半導体基板の断面 図.

【図2】本発明におけるパンチスルー耐圧のST 【底部 付近の不純物濃度及びSTI幅の依存性を示す特性図。

【図3】本発明における半導体基板の不純物プロファイ ルを示す特性図。

【図4】本発明の半導体装置における半導体基板の断面 図.

【図5】本発明の半導体装置の製造工程断面図。

【図6】本発明の半導体装置の製造工程断面図。

【図7】本発明の半導体装置の製造工程断面図。

【図8】本発明の半導体装置の製造工程断面図。

【図9】本発明の半導体装置の製造工程断面図。

【図10】本発明の半導体装置の製造工程断面図。

【図11】本発明の半導体装置の製造工程断面図。

【図12】本発明の半導体装置の製造工程断面図。

【図13】本発明の半導体装置の製造工程断面図。 【図14】本発明の半導体装置の製造工程断面図。

【図15】本発明の半導体装置の製造工程断面図。

【図16】本発明の半導体装置の製造工程断面図。

【図17】本発明の半導体装置の製造工程断面図。

【図18】本発明の半導体装置の製造工程断面図。

【図19】本発明の半導体装置の製造工程断面図。

【図20】本発明の半導体装置の断面図。

【図21】本発明の半導体装置の平面図。

【図22】本発明の半導体装置の断面図。

【図23】従来の半導体装置の断面図。


【図24】従来の半導体装置におけるパンチスルー耐圧 のSTI底部付近の不純物濃度及びSTI幅の依存性を 示す特件図。

【図25】従来の半導体基板の不純物プロファイルを示 す特性図。


【符号の説明】

1、26···P型不純物拡散領域、2、25···N 40 型不純物拡散領域、3、4、5、9、10、11、1 8、・・・素子分離領域用溝(STI)、7、12、1 5、24···Nウエル、 8、16・・・半導体基 板、13・・・ウエル境界、 17・・・シリコン窒 化膜、19、20、21、23、・・・シリコン酸化 膜、27・・・ゲート酸化膜、 28・・・ゲート電 極、29・・・P型ソース/ドレイン領域、30・・・ N型ソース/ドレイン領域、31···P型不純物拡散 領域(ベース領域)、32・・・N型不純物拡散領域 (エミッタ領域)。


【図1】




[図2]




【図3】




【図4】





【図5】




【図6】









[図19]







【図21】



【図22】



【図24】



【図25】

